Stage Electronique : Vérification d'une IP FPGA en SV/UVM F/H

Votre environnement de travail

Au sein de la Direction des Opérations, vous intégrez l'équipe en charge de la conception et la réalisation d’équipements électroniques embarqués rentrant dans la composition de nos produits.

Objectif de votre stage :

Assurer la validation fonctionnelle d'IP FPGA critiques à l'aide du langage SystemVerilog (SV) et de la méthodologie UVM (Universal Verification Methodology).

Votre quotidien

Grâce à vos compétences vous :

• Construisez des tests benchs réutilisables et modulaires ;
• Déployez l'environnement de test ;
• Vérifiez la fonctionnalité d'IP existante en amont de nos développement projets.

En transverse, vous aurez la possibilité de soumettre vos idées et de faire émerger des sujets qui s’inscriront dans le cadre innovant de l’entreprise. 

Votre profil

Actuellement en dernière année d’un cycle d’Ingénieur ou équivalent avec une spécialisation en Systèmes Embarqués et/ou Electronique Embarquée.

Vous possédez des connaissances en microélectronique, en SystemVerilog et en architecture de test (test bench). Des compétences en programmation logicielle (Python / Tcl), en protocole AMBA, en UVM et en Linux seraient appréciées.

Compte tenu de l'environnement international de la société, un bon niveau d'anglais est requis.

Durée du stage : 6 mois conventionnés.

Date de début : à partir de février 2027 (modulable).

Les défis technologiques de l’industrie de défense vous motivent ? Envoyez-nous votre candidature !